JP 401155637 A JUN 1989

(54) MULTICHIP MODULE

(43) 19.6.1989 (19) JP (11) 1-155637 (A)


(21) Appl. No. 62-314031 (22) 14.12.1987


(71) HITACHI LTD (72) KENICHI ISHIBASHI(4)


(51) Int. Cl⁴. H01L21/66,H01L21/92

PURPOSE: To perform a failure analysis in the packaging state of chips at the level of an element by a method wherein the pads for solder bumps of each LSI chip are provided on the outer peripheries of element and wiring regions and through holes are provided on parts to oppose to the element and wiring regions on a substrate.

CONSTITUTION: Pads for solder bumps of an LSI chip 1 are provided on the outer peripheries of element and wiring regions. In a module substrate 2, through holes are provided on parts to oppose to the element regions 21 of the chips 1. Hereupon, the irradiation with an electron beam is performed on the chip 1 through the through holes. Thereby, a failure analysis at the level of an element becomes possible in the packaging state of the chips.







THIS PAGE BLANK (USPTO)

⑩日本国特許庁(JP)

⑩特許出願公開

母 公 開 特 許 公 報 (A) 平1 - 155637

@Int Cl.4 H 01 L 21/ 識別記号 庁内整理番号

每公開 平成1年(1989)6月19日

E-6851-5F C-6708-5F

審査請求 未請求 発明の数 1 (全4頁)

図発明の名称 マルチチップ・モジュール

②特 顧 昭62-314031

❷出 願 昭62(1987)12月14日

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 賢 ⑫発 明 者 石 橋 作所中央研究所内 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 亮 ⑫発 正 木 明 者 作所中央研究所内 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製 守 利 明 者 安 永 砂発 作所中央研究所内

砂発 明 者 戸 所 秀 男 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製 作所中央研究所内

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 小川 勝男 外1名

最終頁に続く

明 相 1

1.発明の名称

マルチチツブ・モジユール

- 2. 特許請求の範囲
 - 1. 1個以上のLSIチツブをフェイスダウン・ポンデイングにより半導体ウェハから成る配線 基板に実装するアルチチツブ・モジュールにおいて、チツブに形成したEBテストされる素子 および配線領域の外別にパンダ・パンプ用パツ

ドを設けたことを特徴とするマルチチツブ・モ ジュール。

- 2. 上記半導体ウエハにおいて、上記LSIチツブの妻子および配線領域に対向する部分に賃還 乳を良けたことを特徴とする特許請求の範囲第 1 項記載のマルチチップ・モジユール。
- 3. 発明の詳細な説明

[産業上の利用分野]

本発明は半導体集積回路モジュールに係り、特にエレクトロンビーム(以下EBと略す)テスタを用いた不良解析に好道なマルチチツブ・モジユ

ールに関する。

〔従来の技術〕

近年のLSIの多ピン化、実装密度の向上にともない、半導体ウエハをモジュールの配線基板とし、この基板に複数のLSIチツブをフエイスダウン・ポンディスンにより実装するマルチチツブ・モジュールが提案されている。なお、この種の装置としては例えば特開昭58-23531 号等が挙げ

られる.

一方、LSIチツブにEBを照射し回路の電位情報を得ることにより、素子レベルの不良解析を 行うことが可能になつた。

(発明が解決しようとする問題点)

従来のマルチチツブ・モジュールでは、LSI チツブ全面にハンダ・パンプを設けることにより 多ピン化に対応していたために、モジュールおよ びハンダ・パンプに素子面が隠れてしまつていた。 さらに、フエイスダウン・ポンディングにより LSIチツブをモジュール基板に実装した後は、 来子面は外側から全く見えなかつた。そのために、

特開平1-155637(2)

この種のマルチチップ・モジュールでは、EBテスタにより不良解析が不可能であつた。

本発明の目的は、上記のような問題点に触み、 フェイスダウン・ポンディングしたLSIチツブ のEBテスタによる不良解析が行えるマルチチツ プ・モジュールを提供することにある。

(問題点を解決するための手段)

上記目的は、LSIチップのハンダ・パンプ用 パッドを素子および配線領域の外周に設け、さら にモジュール基板において、チップの素子および 配線領域に対向する部分に貫通孔を設けることに より、連成される。

〔作用〕

本発明によるマルチチツブ・モジュールでは、 LSIチップにおいてEBテストされる素子および配線領域にはハンダ・パンプ用パッドが配置されない。さらに半導体ウエハにチップをフエイス ダウン・ポンディングにより実装した後、上記領域に対向する半導体ウエハには貫通孔が設けてある。それによつて、この貫通孔を通してLSIチ ップにEB限射できるようになるので、チップ突 装状態で楽子レベルの不良解析が可能になる。 (実施例)

本実施例では入出力回路 2 4 および内部回路 2 5 の E B テストが可能な構成となつているが、 入出力回路 2 4 や内部回路 2 5 の一部の E B テス

トが不要である場合、それらの回路はパツド領域 22に含んでもよい。パツド領域22のハンダ・ パンプ用パツド23は配線26により入出力回路 24に接続されている。LSIチツブ1はパツド 23、ハンダ・バンプ3, パツド31を介してモ ジュール基板2と電気的に接続される。したがつ てLSIチツブ1のパツド23とモジユール盖板 2のパツド31は、ハンダ・パンプ3を介して相 対する位置にある。また、モジユール基板2にお いて、LSIチツプ1の素子領域21に対向する 部分に貫通孔4を設け、この孔を通してEB照射 をLSIチツプ1に対して行う。モジユール茶板 2は半導体ウエハからなり、写真技術等を用い 1 層以上の微細な配線を形成してあり、ハンダバン プ用パツド31は配線32,33と接続され、そ れぞれ、他チップのパンド、ワイヤポンド用パツ ド34に接続される。パツド33はパツケージに ワイヤポンドを用い接続されるが、このパツケー ジへの実装方法は特開昭59-23531 号等に示され る技術が応用できる。

本実施例ではハンダ・パンプ用パッド23は2
列となつているが、チップの入出力増子数に応いて列の数は増減する。また、LSIチップ11の外周にパッド領域22を設けるために、従来方法のようにハンダ・パンプ間距離2が大きくなる。その方式に比べ、パンプ間距離2が大きくなる。そのため、アルミナ等をモジュール基板2の材料として用いた場合、チップとモジュール基板2のが発酵の信頼性が低下する。このでは数差により接較部の信頼性が低下する。このにより接較部の信頼性が低下する。このにより接較部の信頼性が低下する。このではから、モジュール基板2はLSIチップ1と同一の半導体を用いて形成する。

第4 図はLSIチツブ1の配線の断面図であり、図において、41 はエレクトロン・ビーム(EB)、42 は第2 層配線、43 はEB用端子、44 はスルーホール、45、46 は第1 層配線、47 は絶縁層、48 はチツブの半導体基板である。EBテストにより回路の電位情報を得る場合、EB照射を受ける配線はチツブ表面に露出している必要がある。第4 図では2 層配線の場合を示しており、第2 層配線 42 は直接、EB 照射 41 を受けられ

るが、第1層配線45,46ではスルーホール 44を介してBB照射用帽子43を設けたり、絶 練牌47にEB用孔49を設けることにより配線 を露出させておく。

〔発明の効果〕

本発明によれば、LSIチツブをモジュール基板にフェイスダウン・ポンディングした後にEBテストできるので、チツブ実装状態での不良解析が素子レベルで行える。

4. 図面の簡単な説明


第1 図は、本発明の一実施例のマルチチンプ・ モジュールの断面図、第2 図は L S I チンプの平 面図、第3 図はモジュール基板の平面図、第4 図 は L S I チンプの配線の断面図である。


1 ··· L S I チップ、 2 ··· モジュール基板、 3 ··· ハ ンダ・バンプ、 4 ··· 貫通孔、 2 1 ··· 素子領域、

22…パツド領域、23,31…パツド。

代理人 弁理士 小川勝男







第1頁の続き ②発 明 者 水 石 賢 一 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製 作所中央研究所内